Family list 2 family member for: JP3203322 Derived from 1 application.

BEST AVAILABLE COPY

MANUFACTURE OF SEMICONDUCTOR DEVICE Publication info: JP2890584B2 B2 - 1999-05-17 JP3203322 A - 1991-09-05

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

BEST AVAILABLE COPY

03540422 **Image available** MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

03-203322 [JP 3203322 A]

PUBLISHED:

September 05, 1991 (19910905)

INVENTOR(s): NOGUCHI TAKASHI

SUMI HIROBUMI

TAJIMA KAZUHIRO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-342960 [JP 89342960]

FILED:

December 29, 1989 (19891229)

INTL CLASS:

[5] H01L-021/28; H01L-021/3205; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1139, Vol. 15, No. 470, Pg. 78,

November 28, 1991 (19911128)

ABSTRACT

PURPOSE: To form favorably silicide films on regions to be reduced their resistances add to contrive the speedup of the operation of a MIS semiconductor device by a method wherein a metal film is formed on the necessary regions of the MIS semiconductor device and a short-wavelength arc lamplight is irradiated to silicity the metal film.

CONSTITUTION: A polysilicon layer 3 is laminated on a quartz substrate 1, a gate electrode 5 consisting of a polysilicon layer is formed on the layer 3 via a gate oxide film 4 and when impurities, such as phosphorus or the like, are implanted in the layer 3 using the electrode 5 as a mask, impurity regions 6, i.e., source and drain regions, are formed and when a silicon oxide film 7 is deposited on the whole surface and an entire surface etching is performed, the film 7 is left on the sidewalls of the electrode 5. When a titanium film 8 is deposited on at least the regions 6 of this MIS semiconductor device and an arc lamplight of a short wavelength is irradiated in an argon-containing atmosphere, an annealing is performed at a low temperature for a comparatively short time, a polysilicon layer of the regions 6 and the polysilicon of the electrode 5 show a silicide reaction, silicide nitride films 9 are formed, the films 9 are turned into and the MIS semiconductor device becomes low-resistance regions semiconductor device, whose operating speed is increased.

AVAILABLE COPY

⑩日本国特許庁(JP)

①特許出願公開

♥公開特許公報(A)

平3-203322

Mint Cl. 5

激別配号

庁内整理番号 T 7738-5F

❸公開 平成3年(1991)9月5日

H 01 L 21/28

6810-5F 9056-5F H 01 L

3 1 1

審査請求 未請求 請求項の数 4 (全川頁)

半導体装置の製造方法 母発明の名称

> **3049** 顧 平1-342960

多出 顧 平1(1989)12月29日

東京都品川区北品川 6 丁目 7 書35号 ソニー株式会社内 文 東京都品川区北品川 6丁目 7番35号 ソニー株式会社内

東京都品川区北島川6丁目7番35号 ソニー株式会社内

誊 **砂**出 面 人 ソニー株式会社

東京都島川区北岛川6丁目7番35号

四代 理 人 弁理士 小 池 外2名

[] 苗枠上にMIS型牛導体装置も形成し、少なく

1. 表页の名称 半導体装置の製造方法

2. 特許請求の返因

ともそのはIS世半導体装置のソース・ドレイン 領域上に企業機を形成し、増設長アークランプ先 を解射して前紀金属膜をシリテイド化させること を特徴とする単導体整定の製造方法。 包上記MIS型車等体設置が雰囲トランジスタで ある時は項1記載の半導体装置の製造方法。 印基体上に34.5型半導体整置を形成し、少なく ともそのMIS型半導体験型のソース・ドレイン 領域上に金属館及び反射防止膜を収次形成し、レ ーザー光を解射して斡転金属職をシリテイド化さ せることを特徴とする半馬弥装置の観遍方法。 (4)上記以 1 5型半原体装置が消費 トランジスタで ある農水項3記載の半導体装置の製造方法。

3. 発験の路線な影響

【磨果上の利用分野】

本義男は、単導体装置の製造方法に関し、特に 金属腺のシリサイド化技術に関する。

(発明の無要)

本発明は、基体上のMIS薬牛準体装置の少な くともソース・ドレイン領域上に形成された金属 競をシリサイド化する半導体能量の製造方法にお いて、短後基アークランプ光を用いて上記金属膜 をシリサイド化することや2000年度映上の反射防止 麓にレーザー先を開新してシリナモド化すること により、仏教院なシリサイド観を形成し、両途動 作が可能な半悪体整備を提供するとともに、3次 元権強を有する半導体装置に用いて好過なシリケ イド膜の形成方法を提供するものである。

【他来の技術】

近年、例えば液晶表示施電、モノリシックライ ンセンサーやアリンタヘッド等の駆動用マトリク

特朗平3-203322(2)

ス等の半導体整管に譲襲トランジスタが適用されている。上記半導体装置では大変化が進むにつれて、環際トランジスタを両連で駆動させることが必要となる。この環膜トランジスタの実達化を図るために、環膜トランジスタのソース・ドレイン・低域やゲート電업をシリティド化させて、コンタクト抵抗やシート振航を保轄化させる方法が知られている。

従来のシリサイド化法では、例えば特別服8 1 - 160 2 5 2 号企機に配数されるように、ポリシリコン博上に高数点金属限を被載し、その高級点金属限や上記ポリシリコア 帯にイオン(生) 大会を被、ランデアコールによりシリサイド联合等被よった後、ランデアコールによりシリサイド取はチタン 関は分子のシリオイド取はである。しかし、テタン政・1 2 世間をは対して非常に悪性である。しか、テタン政・1 2 世間をは対して非常に悪性であり、ファーネスティン教育と関係が組こるため、チタン政のサイド教徒が成された(い。姓って、チタン政の

シリサイド化では、ランプアニール技が有効とされ、通常800℃又は800℃程度の温度で急齢 独映器アエールが行われている。

(発明が解決しようとする課題)

ところが、石実等板上に投けられた半年体装置において、上述のようなランプアニールを施す場合では、上記石英書板に対するエネルギーの袋収が少ないので、高板温度が上昇しにくい。他って、シリサイド状态を結こすためには、シリサイド横に十分なエネルギーを高級させることが要求されるので、誤率が1000人程度以下の頂膜のチタンシリサイド前を形成することは非常に困難である。

また、テタン間のシリテイド化をエキシャレー デー元を用いたアエールによって行う方法もある が、チタン酸に対するレーデー先の反射率が高く、 チタン酸にエネルギーの吸収が超こりにくい。こ のため、シリティド反応に必要なエネルギーがチ タン酸に供給されないので、チタンシリティド酸

は遊点されない。

一方、譲渡トランジスタにおいては、後方向のリーク電視の低地化を図るために、ソース・ドレイン領域が影响されるようシリコン層の酸厚を倒えば約365人以下に溶液化させる必要がある。このような建設化された上配がリシリスン層が発生にテクン酸を被告させ、アニールを行ってシリサイド化させると、ポリシン層が発情であるために、シリティド化が認識トランジスタの下層の石貫基機に全で及ぶ。このため、石英基板に含まれる酸素がチケンシリサイド酸に個人し、ナタンシリサイド酸に銀行し、ナタンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、テクンシリサイド酸に銀行し、高速物件が実現できない。

そこで、本発明は、かかる使来の実情に漏みて 経営されたものであって、仮抵抗化すべき領域に 及好なシリサイド酸モ形成し、高連動作を可能と なる年準体装置の報道方法を提供することを負的 とする。

(課題を解決するための手段)

本権男の半導体装置の製造方法は、上述の目的 も連載するために提案されたものである。

即ち、本題の第1の発明は基体上にMIS型学 導件装置を形成し、少なくともそのMIS型学店 体装置のソース・ドレイン領域上に金属融を形成 し、超波量アークランプ光を開射して資配金施設 をシリサイド化させることを特徴とする。ここで、 上記MIS型学路体装置は存職トランジスタであっても良い。また、上記画体としては石英基提等 が作用される。

要に、本題の他の免明は基件上には [3型辛基 体験策を形成し、少なくともその M 』 5型 中基件 発置のソース・ドレイン領域上に金属領及び及射 防止職を順次形成し、レーザー先を限射して的記 金属数をシリサイド化させることを特徴とする。 ここで、上記 M 』 5型 半単体装置は存職 F ランジ スタとすることもでき、上記基体としては石英器 仮等が用いられる。

特制平3-203322(含)

(作用)

本順の第1の免明では、金銭機をシリティド化させるためのアニール処理において、加熱機としてアークランプ光を見いる。アークランプ光は着外域でポリシリコン階に対して大きな吸収等を有する。このため、2013 東半年体を放取いなるソース・ドレイン領域にシリティド反応に必要なエネルギーを書積させることができる。使って、ソース・ドレイン領域であるポリンリコン層の温度が十分に上昇するので、下近が石英語版であっても、上記ソース・ドレイン領域上に係続院なシリサイド機が影響される。

また、本曜の他の発明では、レーザー光を用いてアニールを行い、金属職をシザサイド化する。 この時、金属職とに反射防止激が形成されているので、シーザー光を脱射しても金属職に対するレーザー光の反射が防止され、上紀反射防止酸を介してエネルギーが金属職に吸収される。これにより、上記金属階がシリサイド化され、低低拡なシ

物領域6はソース・ドレイン領域として機能する。 全面にCVD技事によりシリコン酸化酸7を形成した後、全額エッチパックを行う。その結果、 不純物領域6及びゲート電極5の上面でポリシリコン階が移出し、ゲート電極5の複型に上記シリコン階化酸7が遅本する。

 リサイド腺が形成される。このシリティド酸を所 足のパターンにパターニングすれば、低級放化すべき領域のみにシリティド腺が形成される。

(実施例)

本発売の好適な実施費を図面を参照しながら説明する。

第1の実施例

本実施例は否責基板上に扱けられるMOSトランジスタのソース・ドレイン領域及びゲート電極 上に環域量アークランプ元を用いた2股階ランプ アエール協によりテタンシリティド膜を形成する 例である。

第1限(a) に急すように、石英基板1上にポリシリコン第3を機能させる。このポリシリコン第3上にゲート酸化酸4を介してポリシリコン層からなる所定の多状のゲート電極5が形成される。このゲート電極5をマスクとして用い、例えばリンやよう常等の不純物をポリシリコン第3中にイオン性人し、不純物領域6を形成する。この不純

的報道でアニールされるので、モノシリサイド状態となる。

「第2回はシリコン層に対するアークランプ先及 びハロゲンランプ光のそれぞれ娘長【ぉ☆】(他 軸)に対する吸収強度(縦軸)の関係を示す図で るる。第2回より、ハロゲンランプ光では放長が 約49μ四の時に催かに吸収強度が強くなるもの のシリコン層に対して殆ど吸収されない。一方、 ナータランプ先では、約0.5gmにピークが存在 し、大きな吸収が起こる。また、このアークラン プ先の吸収係数 g (ca*1) (縦輪) も合わせて無 2回中に示すと、0.2~0.8 mmの範囲でナータ ランプ先の吸収係数なが極めて高いことが終る。 **暮ち、ポサシリコン声をやポリシリコン層からか** るゲート電器Sは紫外域のアークランプ先の吸収 保養さが大きいので、これらのポリシリコン層3 寒に十分なスネルギーが供給される。このため、 ポリシリコン第3等の下途が石英基板1であって もポリシリコン層3やゲート電雇5のみの選定を 効果的に上昇させることができるので、互好なシ

转期平3-203322(4)

リティド化が行える。

鉄いて、上述のシリサイド化で米反応のチタン 服名を除去するために、テタン鎖をのみを選択的 に連絡し、チタンシリサイド質りは溶かさないようなエッチング技により米反応のチタン酸8そ選 沢的にエッチングする。その結果、無 (図(b) に 示すように、石英器級1上等に要存していたチタン の別名が除去されて、不規物領域を及びゲート電 低5上等の低級技化すべき領域のみにチタンシリ サイド取2が形成される。

そして、上記テタンシリサイド競りを食業ポス 雰囲気中にてアニールを行う。このアニール処理 の条件は、適宜選定されればよく、例えばアニー ル値皮を比較的高温の800℃程度とし、処理時 回は30秒程度とすることが呼ましい。このアニ ール処理により、チタンシリサイド級となる。 造 常のボリシリコン場からなるソース・ドレイン域 域の低抗値が数百Ω/口程度であるのに対し、上 記チタンシリサイド鉄9の復抗値は約30Ω/口

なお、本実施例では、配油場の材料としてアルミニウムが使用されるが、高アスペクト比の接続孔においては、素沢CVD協によるタンダステン等の消離点金属の埋め込み技術が有効である。タングステンの連択CVDでは、遺像、S1社。ガスと対すり、がスの混合がスを反応させてタングステン製が解放されるが、この方法では反応が開これる会別が生成され、接続孔内のデクンシリサイド戦争上に上記ファ素化合物が対するため、コンテクト抵抗が上昇してしまったができため、コンテクト抵抗が上昇してしまったが対するため、コンテクト抵抗が上昇してしまったが対するため、コンテクト抵抗が上昇してしまった。後述するため、コンテクトが抗が上昇してしまった。後述するため、コンテクトが抗が上昇してしまった。

おち、先ず、水素遺兄をにより約400℃以上の程度で選択でVDを行って、接換孔内のチタンシリサイド観8上にタンダステン製を成長させる。ここで、温度を約400℃以上としてフッ化チタンの昇率温度以上にすることにより、上述のようなテクンのフッ潔化合物の折出が防止される。また、水素遺兄常聞気とされるので、約400℃以

以下と低いことから、不統制領域をやゲート電信 上にチタンシリサイド膜3を形成することにって シート無抗やコンタタト最抗が著しく係域化され る。健って、MOSトランジスタの高速動作が可 数になる。

上紹M O S トランジスタ上を含む金質に通常の 製造工程にしたがって、シリコン酸化度やP S G 膜等からなる層面抽練膜 1 0 1 を形成する。第 1 図 (c) に示すように、この場場抽練液 1 0 1 有 で 機能を表でゲート電極 8 上で接換孔を有効 をして、この接続孔を複数との可能 機能を表でが、1 0 2 が形成成 他は 6 を このアルミニウム配練器 1 0 2 は上細胞は れる。このアルミニウム配練器 1 0 2 は上細胞は れる。でチタンシリティド膜 9 を介して不純物保設 の及びゲート電優 5 にの時、 のながデートで膜 9 がパランシンで のないアルミニウム配練器 1 0 2 に のないアルミニウム配練器 1 0 2 は のながデートで膜 9 がパランシンで のに、アルミニウムの一般に のに、アルミニウムの一般に のに、アルミニウムの一般に のに、コンタクトが得られる。

最後に、水素化アニール処理が行われる。

上の高風でも選択性が崩れる底れがない。

次に、上記チタンシリサイト競りが上記タング スチン頭によって十分に履われた時点で、湿度を 200で制度まで低下させ、道元ガスを51H。 ガスに初り換える。これにより、タングステン酸 の成長速度が滞加され、後度性が向上する。

第7 頭は、タングステンシリライド頭上に従来の選択C V D 性によりタングステン額を堆積した場合(a) と、本実施例の選択C V D 性によりタングステン額を堆積した場合(b) におけるそれでロンタステン額を堆積した場合(b) におけるそれで回にかける。なおも、第7 図におけるを示すように、従来の選択C V D 性では直縁性いのに対して、本実施例の選択C V D 性では可能ないに従れているとともに保護技であることが何る。シクト界面にチタンシリサイド膜 B とタングステられて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られて、皮好なコンタクトが得られ

å.

また、チタンシリサイド戦9上にオーミック性 に優れたタングステン酸を形成する方法として、 予めチタンシリサイド譲9上に選択的に健康のシ リコン既を形成してもよい。

かち、先ず、層関地域数101に関ロされた後 被孔内のチタンシリティド頭9上に31日。Cas ガスを反応ガスとして選次CVDを行って、約1 00人程度の簡厚のシリコン酸を形成する。この 選択CVDの条件は、31日。Casガス攻撃を1 00SCCHとし、反応温度は例えば858で程度、 圧力は760forsとする。この等、上述のような 高温に任つことにより、シリティド化工程でチタ ンシリティド頭9中に拡散された不成物が再びポ リシリコン層3へ拡散される。このため、同時に 侵合リーク電波の係級化が図られる。

次に、SI運先性により取P。ガスとH。ガス の混合ガスを反応させてタングステン膜を成長さ せる。その後、更にSIH。ガスを抵加し、SIH。 ガス選元型限句としてタングステンの食品液体を

くは的500人以下とされる。このシリコン全化 第12は快速するシリサイド化のアニール処理の 酸に、保険トランジスタの下層の石英基級11に シリサイド化が及ぶのを個上する反応的止鍼との で構能する。このシリコン重化数12上に溶鍼の ポリシリコン層13上にゲート酸化限14を介して現りシリコン層からなる原産の層状のゲート電積15が リコン層からなる原産の層状のゲート電積15が が成される。このゲート電視15をマス検物をより イオンと性人を行い、例えばリン等の不検物をよる。 この不検物領域16はソース・ドレイン領域として 単位でする。

全面にCVD法等によりシリコン酸化膜11を 形成した技、全面エッテパックを行う。その結果、 ゲート電極15の制型のみに上記シリコン酸化酸 17が形成される。

続いて、スパッタ法等により全面にテタン製 1 8 を形成する。そして、第10実施例と関様にア ルゴン雰囲気中で短波長アークランプ光を買いて 特別平3-203322(6)

増加させる。この時、例えばWF。ガス検量を0.5~IOSCCH、SIH。ガス検量を0~9 SCCHとし、反応速度は例えば250で程度、圧力は0.016 Terrとすることが好ましい。

単後に、IRナニールを行って、チタンシリティド類9上に予め形成された上紀シリコン変をシリサイド化する。

上述のような選択CVD株により複数孔の埋め 込みを行うことにより、オーミック性が関上し、 体細性に優れたコンタクトが得られる。

第2の実施例

本質角例は石貨基板上に反応的止酸であるシリコン窒化酸を介して再購トランジスタを形成し、 その環境トランジスタのソース・ドレイン恒線及 びゲート管極上に位抵抗なテタンシリサイド機を 形成する例である。

第3 図(a) に示すように、石英基板1 1 上にシリコン室化膜1 2 を形成させる。このシリコン室化膜1 2 の膜解は1000人以下とされ、貯まし

急急短時間アニールを行う。このアニール処域により、不純物領域16及びゲート電機15上にチタンシリティド減19が形成される。この時、石炭基製11上にはシリコン酸13が振騰であっても、シリティド化が石英基製11に含まれる酸素の飲ない。使って、石英基製11に含まれる酸素の飲飲とよってテタンシリティド酸19中に酸素が成入することがなく、抵抗値が約15ヶQの以下の良好なテタンシリティド酸18が形成される。

続いて、チタン酸18のみを選択的に体解し、 チタンシリサイド戦19は標かさないようなエッ テング根を見いてエッチングを行う。その結果、 第8個(b) に示すように、石実基銀11上等に張 存する未反応のチタン戦18が放表され、不能物 領域16及びゲート電信15上等の体配抗化すべ 毎領域にチタンシリティド頭19が形成される。 これにより、不能物領域16中ゲート電信15上 が体送抗化されるので、御政トランジスタの動作 の高速化が図られる。

特閒平3-203322(6)

第3の実施例

本実施例は石英書領上に扱けられる印象トラン ジスタのソース・ドレイン領域上にチタン製及び 反射防止頭としてのアモルファスシリコン酸を順 次地差し、エキシマレーゲー光を用いたアニール を行ってチタンシリテイド酸を形成する例である。 ・中で、株人間(4) に会すように、石本事務2 1

先す、第4間(a) に示すように、石英書版21 上に背膜のポリシリコン暦23を機器させる。このポリシリコン暦23上にゲート酸化膜24を介して所定の部状のゲート電影25が形成される。このゲート電器25はタンダステンシリテイド層からなり、但い程式値を有するので、環膜トランジスタの英述化において有利である。このようなゲート電話25をマスタとして用いて、例えばアン等の不純軟をポリシリコン暦23中にイオン法人し、ソース・ドレイン領域として帰途する不純物領域26を形成する。

終いて、第4回(b) に示すように、会回にCV D 法学によりシリコン酸化酶 2 7 を影点した後、 全部エッチバックを行って、ゲート電器 2 5 の値

扱いて、第4回(e) に乗すように、シリコン酸化酸27を含むゲート電振28を置うパターンのマスクを落いて上配チタンシリテイド酸30のエッテングを行う。その結果、テタンシリテイド酸30はシリコン酸化酸27に自己整合的にパターニングされる。

第40実施費

本実施例は石英高級上に設けられる環膜トランジスタのソース・ドレイン領域上にテタン膜及び反射的止殺としてのTiON簡を順次増積し、エキシマレーザー光を閉いたアニール処理を行ってチタンシリサイド能を形成する例である。

先ず、上述の第4回(a) 乃至第4回(b) に示す 工様にしたがってゲート電極25の模量にシリコン酸化機27を有するMOSトランジスタを形成 した後、第5回(a) に示すように、テタン観28 及び反射助止関として機能するTION膜31を 域次模響する。なお、上述の第4回(a) 乃至第4 団(b) と共道の部分については、第一の引用符号 量にのみ上記シリコン酸化酸27を形成する。

次に、第4回(c) に示すように、スペック法等 により、金額に300人程度の数隊を有するチタ ン展を8を単独する。このテタン観88上に反射 **勃走頭として機能するアモルファスシリコン酸2** 9を形成する。このアモルファスシリコン膜29 の確厚は何えば300人程度とされ、他にもポリ シリコン副等が住居可能とされる。そして、エキ シマレーザー光を全面に照射して忽熱温時間アニ ールを行って、テタン験28モシリサイド化させ る。このアユール処理の条件は適宜運定されれば 臭い。この時、テタン第28上にアモルファスシ りコン麓29が形成されているので、エキシマレ ーザー光を用いてもナタン限38に対するレーダ 一元の反射が防止され、ナモルファスシリコン膜 29を介してエネルギーが吸収される。その結晶、 兼4回(d) に示すように、テタン酸28とアモル ファスシリコン酸29及び不能物質油26がシリ サイド反応を帰こして、全国にチタンシリサイド 競30が形成される。

坐付す

続いて、上述のアニール起張と関標にエキシマレーザー先を会談に開射してシリサイギ化を行う。 チタン酸 8 8 上にはTION酸 8 1 が形成されているので、チタン酸 2 8 に対するレーザー光の反射が助止され、TION膜 8 1 を介してエネルギーが吸収される。その結果、チタン酸 2 8 と不能物域域 6 が形成されたポリシリコン第 2 3 とがシリサイド度3 6 が形成される。

来反応のチタン製28やTION製31を除去するために、これらの選択的エッチングを行う。 その結果、第5関(b) に示すように、不能動領域 25の美国にチタンシリサイド製28が形成されて、体鉄抗化したい領域のみを選択的にシリサイ ド化することが可能となる。

第5の実施例

本実施例は基板上に扱けられるMOSトランジスタの上部にT!N酸を介してテタンシリサイド

特閣平3-203322(ア)

職からなる配線用を形成する例である。

先ず、第8回(a) に示すように、P型のシリコン基盤41をLOCOS接等により選択的に酸化して素子分類領域42を形成する。この素子分類領域43の下部には9・型の不純物が導入され、テャンネルストッパーとして機能する9・型の不統物領域42が形成される。そして、シリコン基級41上にゲート酸化膜44を介してゲート電極として対いられるタングステンシリティド層45及びタンダステンシリティド層62がパターニングにより形成される。タングステンシリティド層62は一方の連部が47コン基級41上にあり、他方の場部が素子分階領域42上にゲート酸化酸44を介して成在するパターンとされる。

そして、上記ゲート電極も多をマスクとして、 イオン住人を行ってシリコン基板を1の表面に a・型の不味を重雑も6 a を形成する。

全面にシリコン酸化酸も7を形成した後、全面 スッチパッタを行って不認動価値も8をを停出させる。これにより、タングスランシリティア属も 5の側置にシリコン酸化酸 4 ? が残存される。このシリコン酸化酸 4 ? を含めてタングステンシリカイド層 4 5 をマスタとしてシリコン基板 4 1 の では、 2 型の不純物をイオンは、 2 型の不純物でする。 2 型の不純物では、 2 型のでは、 2 型のでは、2 型のでは、 2 型のでは、 2 型ので

上記シリコン酸化酸51上に上記MO3トランプスタのソース・ドレイン領域の一方の上部で配口したレジスト層を形成し、このレジスト層をマスタとしてエッテングを行ってシリコン酸化酸51に関口部54を影響する。このエッチングにより、上記タングステンレリサイド第52の機能が

上記図口部54内に舞曲する。そして、この頭口部54を含む金融に存譲のTiN頭53を閉口部34の形状に沿って形成する。このTlN頭53は後述するシリサイド化のアニール処理において反応粉止頭として撤售する。また、舞曲したタングステンシリサイド層52の機能はこのTiN類53によって減われる。

独いて、第8個(b) に分すように、T(N頭S 8上に頭口部54の形状に沿ってチタン膜48を 形成し、このチタン膜48上にアモルファスシリコン膜48を接続する。

次に、第3の実施制と可能にして全国にエキシャレーデー先を駆射してアニールを行い、第6回(c)に未すように、チタン前48とアモルファスシリコン膜49をシリティド化させてテタンシリサイド限50を形成する。この時、エキシャレーデー先が限射されるアモルファスシリコン酸49の下層にはシリコン酸化限51が形成されているが、T1N関53が介在しており、このT1N膜53がパリアとして機能するため、熱によってシ

リコン製化限51に合まれる酸素がチタンシリティド数50中に投入する食れがない。使って、良好なテクンシリサイド酸50が得られる。また、テタン数48上にアモルファスシリコン酸48が原成されているので、エキシマレーザー光を設計してもテタン関48がエキシマレーザー光を反射することが防止される。このため、アモルファスシリコン酸49を介してテタン数48にエネルギーが吸収され、シリサイド反応が起こる。

上部テタンシリティド頭50は関口部54で TiN費53を介して不純物領域48bと接続され、保環抗な配線層として最後する。

以上のように、テタン動も8上にアモルファスシリコン酸49を形成し、アモルファスシリコン酸49を形成し、アモルファスシリコン酸49にエキシマレーザー光を繋針してシリサイド化を行って最低抗な配帳層が形成される。また、エキシマレーザー光を用いたアエールを行うので、下層に動的ながメージを与える彼れがない。

【発明の効果】

特間平3-203322(日)

上述のように、本発明では短被長アークランプ 先を用いて金属圏のシリサイド化を行うことによって、低低減化すべき領域に長好なシリサイド酸 が形成される。また、本発明では金属駅上に反射 助止間を設けることにより、レーザー光によるシ リサイド化が可能とされる。これにより、ソース ・ドレイン領域やゲート電陽等でコンテクト抵抗 やシート低減が伝域化されるので、3413型半導 体験電域いは上記測點トランジスタの高速像件が 実現されるとともに、高温機化、大型化に好毎合 である。

夏に、本税明ではレーザー共によるシリサイヤ 化が可能となるので、下層に他的なダメージを与 えずにシリサイド化を行うことが可能とされ、年 連件整置の3次元額整化に好道なシリサイド化が 提供される。

4. 回馈の指単な説明

「第1図(a) 万祉第1個(c) は本発明の半導体装置の第1の実施側の製造方法を製造工程機に従っ

て説明するためのそれぞれ長時間関因、第2回は シリコン間に対するアークランプ光及びハロゲン タンプ走のそれぞれ被長に対する吸収強度の関係 とアータランプ光の吸収保険のも示す特性国、集 3 図(a) 乃道第3 団(b) は上記手導体装置の第2 の実施側の製造方法を製明するためのそれぞれ細 時間回風、集4数(a) 万葉集4回(e) は上記年準 体差量の集まの実施例の製造方柱を説明するため のそれぞれ経典期間図、第5回(4) 万重第5回(5) は上記半導体装置の課人の実施例の製造方法を続 明するためのそれぞれ最略新図画、第6図(a) 方 至集8間(c) は上記半導体整型の第5の実施側の 製造方法を養明するためのそれぞれ保格新聞期、 生?因は世来の選択CVD法によりタングステン 競を組織した場合と第1の実施費の選択CVD法 によりタングステン族を堆積した場合におけるそ れぞれコンタクト意義を示す特性値である。

)・・・石英苗城

g・・・ポリシリコン間

4・・・ゲート催化験

5・・・ゲート電腦


8・・・不能物質域

て・・・シリコン酸化酸

8.....


9・・・チタンシリテイド線


特許出理人 ソニー株式会社 代理人 弁理士 小狐 夏 田村 集一




第2回

特朗平3-203322(9)







3 M (A)



第3図(b)





第5図(a)




第 5 図(b

特間平3-203322 (10)





特爾平3-203322 (44)



第 7 图